A.截止區(qū)
B.放大區(qū)
C.飽和區(qū)
D.以上都可以
您可能感興趣的試卷
你可能感興趣的試題
A.發(fā)射結(jié)正偏，集電結(jié)反偏
B.發(fā)射結(jié)，集電結(jié)均正偏
C.發(fā)射極，集電結(jié)均反偏
D.發(fā)射結(jié)反偏，集電結(jié)正偏
A.正常
B.短路
C.斷路
D.被擊穿
A.P型半導(dǎo)體和N型半導(dǎo)體材料本身不帶電
B.P型半導(dǎo)體中，由于多數(shù)載流子為空穴，所以它帶正電
C.N型半導(dǎo)體中，由于多數(shù)載流子為自由電子，所以它帶負(fù)電
D.N型半導(dǎo)體中，由于多數(shù)載流子為空穴，所以它帶負(fù)電
由理想二極管組成的電路如圖所示，其A、B兩端的電壓為（）。
A.+6V
B.-6V
C.-18V
D.+18V
A.空穴
B.自由電子
C.自由電荷
D.空穴和自由電子
最新試題
?CS放大器中引入源極電阻RS，其作用有（）。?
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位？（）
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
?CG放大器的性能描述合理的是（）。
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。