最新試題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
題型：多項選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項選擇題
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
題型：單項選擇題
當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）
題型：多項選擇題
?CG放大器的性能描述合理的是（）。
題型：單項選擇題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
題型：單項選擇題
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
題型：多項選擇題
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)？（）
題型：單項選擇題