問(wèn)答題

如下圖所示的分壓式工作點(diǎn)穩(wěn)定電路中,晶體管的β=50,rbb’=200Ω,VBEQ=0.7V,RB1=25kΩ,RB2=5kΩ,RC=5kΩ,RE1=RL=2.7kΩ,RE2=300Ω,VCC=12V。計(jì)算:
(1)電路的靜態(tài)工作點(diǎn);
(2)Au、Ri和R0;


您可能感興趣的試卷

你可能感興趣的試題

最新試題

MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型:判斷題

?CG放大器的性能描述合理的是()。

題型:?jiǎn)雾?xiàng)選擇題

可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:?jiǎn)雾?xiàng)選擇題

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。

題型:?jiǎn)雾?xiàng)選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。

題型:多項(xiàng)選擇題

CG放大器具有較()的輸入電阻和較()的輸出電阻。?

題型:?jiǎn)雾?xiàng)選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是()。

題型:?jiǎn)雾?xiàng)選擇題

假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。

題型:判斷題

?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語(yǔ)句對(duì)應(yīng)的是()。

題型:?jiǎn)雾?xiàng)選擇題