A.發(fā)射極、基極、集電極
B.集電極、基極、發(fā)射極
C.集電極、發(fā)射極、基極
D.基極、集電極、發(fā)射極
您可能感興趣的試卷
你可能感興趣的試題
PNP型晶體管工作在放大狀態(tài)，三個(gè)極電位的關(guān)系是（）。
A.A
B.B
C.C
D.D
測(cè)得電路中晶體三極管各電極相對(duì)于地的電位如圖，從而可判斷該晶體管工作在（）。
A.飽和狀態(tài)
B.放大狀態(tài)
C.倒置狀態(tài)
D.截止?fàn)顟B(tài)
工作在放大狀態(tài)的三極管兩個(gè)電極電流如圖，那么，第三個(gè)電極的電流大小、方向和管腳自左至右順序分別為（）。
A.0.03mA 流出三極管ecb
B.0.03mA 流進(jìn)三極管ecb
C.0.03mA 流出三極管ceb
D.0.03mA 流進(jìn)三極管ceb
A.正向偏置時(shí)導(dǎo)通，反向偏置時(shí)截止
B.反向偏置時(shí)無(wú)電流流過(guò)二極管
C.反向擊穿后立即燒毀
D.導(dǎo)通時(shí)可等效為一線(xiàn)性電阻
A.正常
B.斷路
C.被擊穿
D.短路
最新試題
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）