問(wèn)答題設(shè)計(jì)一款數(shù)據(jù)寄存器（輸入端為8位輸入端Q，輸出端為8位輸出端D）。
您可能感興趣的試卷
你可能感興趣的試題
3.問(wèn)答題用Verilog-HDL來(lái)描述乘法器。
4.問(wèn)答題用verilog語(yǔ)言設(shè)計(jì)數(shù)據(jù)比較器。
5.問(wèn)答題用verilog語(yǔ)言編寫(xiě)一個(gè)4選1多路選擇器。
最新試題
補(bǔ)充完整下面D觸發(fā)器的程序代碼。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)異步清零D觸發(fā)器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)四位全加器。
題型：?jiǎn)柎痤}
觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。
題型：?jiǎn)柎痤}
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。
題型：?jiǎn)柎痤}
利用Verilog語(yǔ)言設(shè)計(jì)一位半加法器。輸入信號(hào)：被加數(shù)a；加數(shù)b；輸出信號(hào)：和數(shù)sum；進(jìn)位count。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)順序脈沖。
題型：?jiǎn)柎痤}
利用verilog語(yǔ)言設(shè)計(jì)一個(gè)1/2分頻器。
題型：?jiǎn)柎痤}
8-3編碼器的真值表如下表所示，完成整個(gè)程序的編寫(xiě)。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)D觸發(fā)器。
題型：?jiǎn)柎痤}