設(shè)計一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計數(shù)器，時鐘clk上升沿有效），復(fù)位信號clr，置數(shù)信號load、輸入數(shù)據(jù)data、輸出qout。

半加器的程序如下，補全程序。

設(shè)計一個順序脈沖。

四位全加器程序如下，補全程序。

如下圖，并根據(jù)時間狀態(tài)圖把程序補充完整，clr是清零使能端，高電平有效，脈沖發(fā)生器的輸入輸出均為8位數(shù)據(jù)。

設(shè)計一個四位全加器。

補充完整下面D觸發(fā)器的程序代碼。

設(shè)計一個4位計數(shù)器。

編寫一個4位的全加器。（輸入兩個加數(shù)a、b；和sum；進位輸入cin；進位輸出cout）。

設(shè)計一個D觸發(fā)器。