問答題
如圖所示,已知三極管的β1=β2=100,UBE1=UBE2=0.7V,VB2=5V,各電容對交流呈短路,試畫出電路的直流通路和交流通路,并進(jìn)而確定UCE1Q、UCE2Q、Aus。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
題型:多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項(xiàng)選擇題
?CS放大器中引入源極電阻RS,其作用有()。?
題型:多項(xiàng)選擇題
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
題型:多項(xiàng)選擇題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:單項(xiàng)選擇題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:單項(xiàng)選擇題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。
題型:單項(xiàng)選擇題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
題型:單項(xiàng)選擇題
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
題型:多項(xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項(xiàng)選擇題