電路如圖所示，要使得晶體管工作在飽和區(qū)，且有ID=0.4mA，VD=0.5V；已知該NMOS晶體管的Vt=0.7V，L=1μm，W=32μm，k′n=100μA/V2，忽略溝道長度調(diào)制效應(yīng)，則電阻RS=（）kΩ，RD=（）kΩ。
A.5，3.25
B.4，6
C.3，7
D.3.25，5
您可能感興趣的試卷
你可能感興趣的試題
A.最高，最高
B.最高，最低
C.最低，最高
D.最低，最低
A.1
B.2
C.3
D.4
A.〉，〈
B.〉，〉
C.〈，〈
D.〈，〉
A.金屬層
B.耗盡層
C.反型層
D.氧化層
最新試題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對(duì)應(yīng)的是（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?verilog語法中，間隔符號(hào)主要包括（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
?CG放大器的性能描述合理的是（）。
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?